멘토, 지멘스 비즈니스(www.mentor.com/korea, 대표 김준환)는 오늘 국내 대표적인 연례 EDA 행사인 ‘Mentor Forum 2019’ 개최했다. 이번 포럼을 위해 방한한 조셉 사위키 멘토 IC EDA 부문 수석 부사장은 AI 기반 도메인 특화 아키텍처 제품의 개발이 증가하며 반도체 설계 산업이 지속 성장할 것으로 전망했다.

조셉 사위키(Joseph Sawicki) 멘토 IC EDA 부문 수석 부사장(EVP, Mentor IC EDA)은 ‘AI가 반도체 및 EDA에 미치는 영향력(The Impact of AI on Semiconductors and EDA)’에 대해 소개하며, “ML(머신러닝) 기반의 반도체 설계를 위한 벤처 캐피탈의 투자가 증가하고 있으며, 이는 운송, 에너지, 상호연결 도시(connected cities), 클라우드 컴퓨팅 및 스마트 제조와 같은 광범위한 시장에 집중되고 있다. 이처럼 머신러닝 시장이 성장하면서 EDA 툴도 많은 기회를 얻고 있다” 라고 말했다.

도메인 특화 아키텍처의 확산으로 새로운 설계 방법론과 설계 툴이 필요하게 되었다. 조셉 사위키 부사장은 최근 관심이 높은 도메인 특화 아키텍처로서 인공지능/머신러닝(AI/ML) 분야를 언급하며, 엣지 애플리케이션에 최적화된 AI/ML 엑셀러레이터(가속기)를 가장 빠르게 만들 수 있는 새로운 설계 기술의 예로 ‘HLS (High Level Synthesis)’를 들었다. 이는 C/C++와 같은 상위수준 프로그래밍 언어를 직접 지원하여 반도체 설계 검증의 속도와 정확도를 높일 수 있는 기술로 특히 메모리 주변에서 머신러닝에 중요한 아키텍처 탐색을 가능하게 한다. 또한 최고 성능의 FPGA시연을 가능하게 하며, ASIC IP를 위한 최적의 전력과 성능, 면적을 전달할 수 있다. 이러한 HLS를 활용한 사례로 엔비디아(NVIDIA)의 Tegra X1-무인자동차를 위한 DNN(Deep Neural Networks)을 소개됐다.

머신러닝 시장 성장에 따른 EDA 활용분야 역시 확대되고 있다. 모델을 통해 공정결과를 예측할 수 있는 OPC의 경우 ML의 활용으로 오차 범위1nm이내의 결과를 3배 빠른 런타임으로 가능하게 되었다. LFD(Litho Friendly Design)을 보면 머신러닝의 활용으로 수율 제한 요소 예측 속도를 10배 개선하였으며 기존에 발견하지 못했던 새로운 수율 제한 요소를 발견할 수도 있었다.

수율 개선을 위한DDYA(Diagnosis Driven Yield Analysis)를 살펴 보면, 역시 머신러닝을 통한 수율 개선을 가능하게 한다. 노이즈 제거를 통해 수율 손실의 원인 파악 시간 단축뿐 아니라 숨겨져 있던 수율 제한 요소들을 파악하여 수율을 한층 향상시킬 수 있다.

메모리 블록 및 표준 셀과 같이 반복적으로 사용되는 구성 요소를 확인하는데 필요한 수 십 만개의 시뮬레이션을 위해 머신러닝 편차인식 설계 및 특성화를 활용할 수 있다. 이를 통하여 라이브러리 특성화 및 검증 속도의 비약적인 향상뿐 아니라 라이브러리 품질 향상과 PPA(전력, 성능, 면적)의 개선을 가져올 수 있었다.

AI/ML/DL 설계의 알고리즘을 실제 SoC 환경에 최적화 되도록 검증 하기 위해서는 HW와 SW를 동시에 가동 및 가속할 수 있는 에뮬레이션(Emulation)은 필수적이다. 또한, 멘토의 에뮬레이터 벨로체는 센서 퓨전 등의 데이터 역시 가상화 환경을 통해 에뮬레이션에서 검증을 가속화 할 수 있다.

조셉 사위키 부사장은 “스마트 시스템은 모든 곳에서 인텔리전스를 주도하고 있다. 이에 인공지능 및 머신러닝을 기반으로 특화 IC 설계도 가속화되고 있다. 최첨단 인텔리전스를 구현하려면 시스템 설계 관련 전문 지식과 융합된 IC 혁신이 요구된다”라고 말하며 “멘토, 지멘스 비즈니스는 스마트 IC부터 시스템, 공장 및 도시에 이르기까지 전문 지식을 갖춘 EDA 파트너가 필요한 고객을 지원하는데 적극 나설 것이다”라고 밝혔다.