융합 보안 SW 전문기업 쿤텍 (대표 방혁준, www.coontec.com)은 오는 5월 30일(목)에 판교 제2테크노밸리 LH 기업성장센터에서 하드웨어 개발을 위한 오픈소스 기반의 대표적 공개 CPU아키텍처인 '리스크파이브(RISC-V)’를 소개하는 ‘시스템 반도체의 미래 2019 RISC-V 세미나’를 개최한다고 밝혔다. 이번 세미나는 RISC-V에 관심을 갖고 도입을 고려하는 이들에게 RISC-V 기반의 SoC 구축에 필요한 전반적 정보와 다양한 활용 사례들을 소개할 예정이다.

'리스크파이브(RISC-V)’는 하드웨어 개발에 오픈소스를 적용시켜 만든 공개 CPU 아키텍처의 대표적 예로 기존의 ARM을 대체할 가장 유력한 CPU 아키텍처로 주목 받고 있다. 이번 세미나는 ‘개방형 아키텍쳐 RISC-V SoC 설계 방법론’을 주제로 RISC-V의 국내외 동향과 프로세서 설계(사용자 정의 명령), 프로세서 설계 검증, SoC 디버그, 소프트웨어 포팅 등을 포함하는 RISC-V 기반 SoC 구축에 필요한 전반적인 설명과 함께 이를 활용한 다양한 사례에 대해 소개할 예정이다.

총 2부로 구성된 세미나는 주최 기업인 쿤텍 방혁준 대표의 기조연설 및 RISC-V에 대한 소개로 1부의 포문을 연다. 이어서 ‘임페라스(Imperas)’ 마케팅 부사장인 Kevin McDermott의 ‘RISC-V 개요’ 세션 ‘안데스(Andes)’의 최고기술책임자(CTO)인 Charlie Su의 ‘RISC-V 프로세서’ 세션 커널연구회 정재준 대표(부천대학교 지능로봇과 겸임교수)의 ‘RISC-V 64비트 리눅스 커널과 v5.x 포팅’ 세션 순서로 진행된다.

2부는  ‘울트라SoC(UltraSoC)’의 최고전략책임자(CSO)인 Aileen Mary Ryan의 ‘SoC-레벨 분석(SoC-Level Analytics) 및 RISC-V 디자인을 위한 추적 및 디버그(Trace and Debug for RISC-V Designs)’ 세션 임페라스의‘RISC-V 사용자 정의 및 프로세서(RISC-V custom instructions and processor)와 SoC검증(SoC verification)’ 세션 한국전자통신연구원(ETRI)의 한규승 선임연구원(박사)의 ‘RISC-V 표현(RISC-V Express)’ 세션이 진행되며 리셉션 및 데모 시연으로 마무리 된다.

‘시스템 반도체의 미래 2019 RISC-V 세미나’는 오는 5월 30일(목) 오후 12시 30분부터 17시 30분까지 5시간동안 판교 제2테크노밸리 LH 기업성장센터 1층 다목적 회의실에서 진행되며, RISC-V에 관심이 있거나 도입을 위해 준비하고 있다면 누구나 무료로 참석이 가능하다.

제한된 세미나 참석 가능 인원으로 인해 사전등록이 필수이며, 쿤텍 홈페이지(http://coontec.kr/index.php/2019/05/02/201904_2/)를 통해 신청이 가능하다. 교육과 관련된 문의는 전화(010-4725-6029) 및 이메일(moon@coontec.com)을 이용하면 된다.

쿤텍 방혁준 대표는 “RISC-V는 아키텍쳐를 무료로 공개하고 누구나 수정하여 설계에 활용할 수 있어 강력한 생태계를 구축하며 빠르게 확산되고 있다. 이미 해외의 많은 기업들이 새로운 대안으로 채택해 도입하고 있는 RISC-V에 대해 이해할 수 있는 기회가 국내에도 꼭 필요하다고 생각했다.”라고 말하며 “기존에 진행하고 있는 오픈소스 교육 외에도 쿤텍은 IT 트렌드를 파악할 수 있는 무료 실습 교육과 세미나를 지속적으로 진행할 예정이다.”라고 밝혔다.