ÀÎÅÚÀº 18ÀÏ °³ÃÖÇÑ FPGA Å×Å©³î·ÎÁö µ¥ÀÌ(FPGA Technology Day)¿¡¼ 5G, ÀΰøÁö´É, Ŭ¶ó¿ìµå, ¿§Áö ¿öÅ©·Îµå µî Àü¹Ý¿¡¼ ¾ÖÇø®ÄÉÀÌ¼Ç ¼º´É °¡¼ÓÇÒ¼ö ÀÖ´Â »õ·Î¿î ¸ÂÃãÇü ¼Ö·ç¼ÇÀ» ¹ßÇ¥Çß´Ù. ÀÎÅÚ® eASIC N5X´Â ÀÎÅÚ® FPGA ȣȯ Çϵå ÇÁ·Î¼¼¼ ½Ã½ºÅÛÀ» ³»ÀåÇÑ ÃÖÃÊÀÇ ½ºÆ®·°Ã³µå eASIC Á¦Ç°±ºÀÌ´Ù. °í°´Àº ÀÎÅÚ eASIC N5X¸¦ ÅëÇØ °í°´ ¸ÂÃãÇü ·ÎÁ÷°ú FPGA¿¡ ³»ÀåµÈ Çϵå ÇÁ·Î¼¼¼¸¦ È°¿ëÇÑ µðÀÚÀÎÀ» ½ºÆ®·°Ã³µå ASIC(structured ASIC)À¸·Î ÀÌÀüÇÒ ¼ö ÀÖ´Ù. ¶ÇÇÑ, ´Ü°¡ Àý°¨, ¼º´É Çâ»ó, Àü·Â ¼Òºñ °¨¼Ò µîÀÇ ÀåÁ¡À» È°¿ëÇÒ ¼ö ÀÖ´Ù.
µ¥ÀÌºê ¹«¾î(Dave Moore) ÀÎÅÚ ºÎ»çÀå °â ÇÁ·Î±×·¡¸Óºí ¼Ö·ç¼Ç ±×·ì ÃÑ°ý ¸Å´ÏÀú´Â “±× ¾î´À ¶§º¸´Ù µ¥ÀÌÅÍ°¡ »ê¾÷°ú ºñÁî´Ï½º¸¦ Çõ½ÅÇÒ °¡´É¼ºÀÌ Å©´Ù”¸ç “»õ·Î¿î ÀÎÅÚ eASIC N5X´Â ½ºÆ®·°Ã³µå ASICÀÇ Çâ»óµÈ ¼º´É°ú ³·Àº Àü·Â ¼Ò¸ð¸¦ ÅëÇØ °í°´ÀÌ ÀÎÅÚ FPGAÀÇ À¯¿¬¼º ¹× Á¦Ç° Ãâ½Ã ±â°£ÀÇ °Á¡À» ÃæºÐÈ÷ ´©¸± ¼ö ÀÖµµ·Ï µ½´Â´Ù. ÀÎÅÚÀÌ Á¦°øÇÏ´Â FPGA, eASIC, ASIC Á¦Ç°Àº ‘Æ÷°ýÀû ¸ÂÃãÇü ·ÎÁ÷’À» °í°´¿¡ Á¦°øÇÔÀ¸·Î½á °í°´ÀÌ ÀáÀ翪·®À» È°¿ëÇÒ ¼ö ÀÖ°Ô ÇÑ´Ù. Çö ½ÃÀå¿¡¼ À̸¦ Á¦°øÇÒ ¼ö ÀÖ´Â ±â¾÷Àº ¾ø´Ù”°í ¸»Çß´Ù.
FPGA´Â °í°´ÀÌ Á÷Á¢ Á¦Ç°À» ¼³°èÇÒ ¶§ ªÀº Ãâ½Ã ±â°£°ú ÃÖ°íÀÇ À¯¿¬¼ºÀ» Á¦°øÇÏ´Â ¹Ý¸é, ASIC ¹× ½ºÆ®·°Ã³µå ASIC ÀåÄ¡´Â °¡Àå ³·Àº Àü·Â ¼Ò¸ð¿Í ºñ¿ëÀ¸·Î ÃÖ°íÀÇ Çϵå¿þ¾î ¼º´É ÃÖÀûȸ¦ Á¦°øÇÑ´Ù. FPGA´Â ½Å¼ÓÇÑ Çõ½ÅÀ» ±¸ÇöÇϴµ¥ ÀÌ»óÀûÀ̸ç, Â÷¼¼´ë ±â¼úÀ» ¸ð»öÇÒ ¼ö ÀÖ´Â °¡Àå ºü¸¥ ¹æ¾ÈÀÌ´Ù. ÇÁ·Î±×·¡¹Ö °¡´ÉÇÑ FPGA¸¦ È°¿ëÇϸé 5G Ãâ½Ã Ãʱ⠴ܰè¿Í °³¹æÇü RAN ±¸ÇöÀ¸·Î ¸¶À̱׷¹À̼ÇÇÏ´Â °æ¿ìó·³, ƯÁ¤ ¿öÅ©·Îµå¿¡ ´ëÇÑ Çϵå¿þ¾î¸¦ ½Å¼ÓÇÏ°Ô °³¹ßÇÒ ¼ö ÀÖ°í ½Ã°£ °æ°ú¿¡ µû¶ó ¹Ù²î´Â Ç¥ÁØ¿¡ ÀûÀÀÇÒ ¼ö ÀÖ´Ù.
ÀÎÅÚ eASIC N5X ÀåÄ¡´Â FPGA ´ëºñ ÃÖ´ë 50% ³·Àº ÄÚ¾î Àü·Â ¼Òºñ¿Í ÃÖ´ë 50% ³·Àº °¡°ÝÀ̶ó´Â °Á¡À» Á¦°øÇÏ´Â µ¿½Ã¿¡, ASIC ´ëºñ Ãâ½Ã ±â°£À» ´ÜÃàÇÏ°í ½ÃÁ¦Ç° ¼³°è(non-recurring engineering) ºñ¿ëÀ» Àý°¨ÇÑ´Ù. ÀÌ·Î½á °í°´Àº Àü·Â¿¡ ÃÖÀûȵÈ, °í¼º´ÉÀÇ Â÷º°ÈµÈ ¼Ö·ç¼ÇÀ» ¸¸µé¼ö ÀÖ´Ù. ¶ÇÇÑ ÀÎÅÚ eASIC N5X´Â º¸¾È ºÎÆÃ, ÀÎÁõ ¹× ¾ÈƼ-ÅÆÆÛ(anti-tamper) ±â´ÉÀ» Æ÷ÇÔÇØ ÀÎÅÚ® ¾ÖÁú·¢½º™ (Intel® Agilex™) FPGA Á¦Ç°±º¿¡¼ äÅÃÇÑ º¸¾È ÀåÄ¡ °ü¸®ÀÚ¸¦ ÅëÇÕÇß´Ù. ÀÌ·Î½á °í°´Àº ¸¹Àº ¾ÖÇø®ÄÉÀ̼ǿ¡¼ ¿ä±¸µÇ´Â ÁÖ¿ä º¸¾È »çÇ×À» ÃæÁ·ÇÒ ¼ö ÀÖ´Ù.
ÀÎÅÚÀº ÀÎÅÚ ¾ÖÁú·¢½º¿Í ÀÎÅÚ® ½ºÆ®¶óƽ½º™ 10 (Intel® Stratix™)¿Í °°Àº FPGAºÎÅÍ, ÀÎÅÚ eASIC N5X µî ½ºÆ®·°Ã³µå ASIC°ú ÇÔ²² ASIC±îÁö À̸£´Â ¿ÏÀüÇÑ ¸ÂÃãÇü ¹ÝµµÃ¼(custom logic) Á¦Ç°±ºÀ» Á¦°øÇÏ´Â ¼¼°è À¯ÀÏÀÇ ¹ÝµµÃ¼ ȸ»ç´Ù. °í°´Àº µ¥ÀÌÅ͸¦ ó¸®ÇÏ´Â Æ÷°ýÀûÀÎ ¸ÂÃãÈ °¡´ÉÇÑ ¹ÝµµÃ¼ Á¦Ç°±ºÀ» ÅëÇØ ´Ü°¡, ¼º´É, Àü·Â ¼Òºñ·® ¹× ½ÃÀå Ãâ½Ã ±â°£À» ÃÖÀûÈÇÒ ¼ö ÀÖ´Ù.
ÀÎÅÚ FPGA Å×Å©³î·ÎÁö µ¥ÀÌ´Â 2020³â 11¿ù 18ÀÏ ¿Â¶óÀÎÀ¸·Î ÁøÇàÇÑ´Ù. ÀÎÅÚÀÇ ÀÓ¿øÁø°ú ÆÄÆ®³Ê, °í°´Àº º» Çà»ç¿¡¼ ±âÁ¶¿¬¼³, ¿þºñ³ª, µ¥¸ð¸¦ ÅëÇØ ÃֽŠÀÎÅÚ ÇÁ·Î±×·¥ ±â´É°ú Á¦Ç° ¼Ö·ç¼ÇÀ» °øÀ¯Çß´Ù. Çà»ç ¿µ»ó ³ìȺ»Àº ¾Æ·¡ À¥»çÀÌÆ®¿¡¼ È®ÀÎÇÒ ¼ö ÀÖ´Ù.
https://www.intel.com/content/www/us/en/events/fpga/overview.html |