인텔이 2020 VLSI 기술 및 회로 심포지아에서 코어, 엣지, 엔드포인트로 점점 분산되는 데이터에 대응하는 컴퓨팅 혁신 연구와 기술적 전망을 발표한다. 마이크 메이버리(Mike Mayberry) 인텔 CTO가 “컴퓨팅의 미래: 데이터 트랜스포메이션은 어떻게 VLSI를 바꾸었는가”를 주제로 총회 기조 연설을 진행한다. 이번 기조 연설에서는 컴퓨팅에 대해 하드웨어 및 프로그램 중심이 아니라 데이터 및 정보 중심으로 접근하는 것이 중요하다는 것을 강조할 예정이다.

비벡 K. 드(Vivek K. De) 인텔 랩(Intel Labs) 펠로우 및 회로 기술 연구 디렉터는 “분산된 엣지, 네트워크, 클라우드 인프라를 이동하는 엄청난 양의 데이터로 인해 데이터가 생성되는 곳과 가까운 곳에서 에너지 효율적이고 강력한 처리가 필요해졌다. 그러나 이는 대역폭, 메모리, 전력량에 의해 제한되는 경우가 많다”며, “인텔 랩은 VLSI 심포지아에서 로보틱스, 증강현실, 머신 비전, 비디오 분석 등 다양한 응용 분야에 대한 가능성을 보여주는 보다 효율적인 연산에 이르는 몇 가지 새로운 접근 방식을 선보인다. 이 연구의 핵심은 앞으로 가장 큰 데이터 도전 과제인 데이터의 이동 및 연산에 대한 장벽을 해결하는데 초점을 맞추고 있다”고 말했다.

인텔은 여러 편의 논문에서 증가하는 엣지 애플리케이션을 위한 엣지, 네트워크, 클라우드 시스템에 걸쳐 더 높은 수준의 인텔리전스와 에너지 효율적인 성능을 제공하는 새로운 기법에 대해 발표할 예정이다. 연구 논문에서 다루는 주제 중 일부는 다음과 같다.

레이-캐스팅 하드웨어 가속기를 이용해 엣지 로보틱스의 3D 입체 장면 재구성의 효율성 및 정확성 향상
논문 제목: 10 나노 CMOS의 레이-캐스팅 가속기로 엣지 로보틱스 및 AR 애플리케이션에서 효율성 높인 3D 입체 장면 재구성

주요 내용: 엣지 로보틱스, 증강 현실 등 특정 애플리케이션은 복잡한 3D 입체 장면의 정확하고, 빠르고, 전력 효율적인 재구성을 필요로 한다. 이러한 복잡한 3D 입체 장면은 실시간 고밀도 SLAM(Simultaneous Localization And Mapping)을 위한 레이-캐스팅작업으로 형성된 엄청난 양의 데이터에서 추출된다. 인텔은 이 연구 논문에서 새로운 기술을 활용해 장면 재구성 정확도를 유지하면서 뛰어난 에너지 효율을 지원하는 새로운 레이-캐스팅 하드웨어 가속기를 강조한다. 복셀(voxel) 오버랩 검색 및 하드웨어 기반 복셀 근사치와 같은 기술을 포함한 혁신적인 접근 방식은 미래 엣지 로보틱스 및 증강 현실 애플리케이션의 전력 효율을 개선할뿐 아니라 로컬 메모리 접근 빈도를 줄인다.

이벤트 중심 비주얼 데이터 프로세싱 유닛(EPU, Event-Driven Visual Data Processing Unit)을 통한 딥러닝 기반 비디오 스트림 분석의 전력 소비 절감
논문 제목: 픽셀 당 0.05pJ 70fps FHD 1Meps 이벤트 중심 비주얼 데이터 프로세싱 유닛(Event-Driven Visual Data Processing Unit)

주요 내용: 안전 및 보안 관련 애플리케이션에서 사용되는 실시간 딥 러닝 기반 시각 데이터 분석은 복수의 비디오 스트림에서 신속하게 개체를 감지해야 하고, 높은 컴퓨팅 사이클과 메모리 대역폭을 필요로 한다. 이러한 카메라의 입력 프레임은 일반적으로 부하를 최소화하기 위해 샘플링으로 줄이며 이는 이미지 정확도를 떨어뜨린다. 이 연구에서 인텔은 새로운 알고리즘과 결합해 딥 러닝 가속기에 동작 기반의 ‘관심 영역(ROI, Region of Interest)’을 사용, 시각적 입력만 처리하도록 지시하는 이벤트 기반 비주얼 데이터 프로세싱 유닛(Event-Driven Visual Data Processing Unit)을 소개한다. 이 새로운 접근 방식은 시각적 분석의 높은 컴퓨팅 및 메모리 요구 사항을 줄인다.

인공지능, 머신 러닝, 딥 러닝 애플리케이션을 위한 로컬 메모리 대역폭 확대
논문 제목: 메모리 대역폭이 제한된 워크로드를 위한 대역폭을 2배로 높인 6T-SRAM

주요 내용: 음성 보조 장치와 같은 자연어 처리에 사용되는 많은 AI 칩들은 점점 로컬 메모리 접근에 제한되고 있다. 이러한 과제를 해결하기 위해 주파수를 두 배로 늘리거나 뱅크 수를 증가시키는 건 면적에 제약이 있는 엣지 장치에서는 전력 손실이나 면적 효율성을 떨어뜨린다. 인텔은 이번 연구를 통해 6T-SRAM 어레이를 사용, 버스트 모드 작동시 2배 더 높은 읽기 대역폭을 제공하고, 주파수를 두 배 높이는 것보다 51% 더 높은 에너지 효율을 제공하며, 뱅크 수를 2배로 늘리는 것보다 30% 더 높은 면적 효율을 제공한다.

올 디지털 바이너리 신경망 가속기
논문 제목: 10나노 핀펫(FinFET) CMOS에서 와트(W) 당 617TOPS 를 지원하는 올 디지털 바이너리 신경망 가속기

주요 내용: 전원 및 자원에 제한된 엣지 장치에서는 일부 애플리케이션에 대해 저정밀 출력을 허용할 수 있는데, 이러한 환경에서 아날로그 바이너리 신경망(BNN, Binary Neural Networks)은 고도의 연산능력과 메모리를 요구하는 고정밀 신경망의 대안으로 사용되었다. 그러나 아날로그 BNN은 프로세스 변동과 노이즈 처리에 대한 내성이 낮기 때문에 예측 정확도가 낮다. 인텔은 이번 연구를 통해 아날로그 인-메모리 기법과 유사한 에너지 효율을 제공하면서도 고급 프로세스 노드에 향상된 견고함과 확장성을 제공하는 올 디지털 BNN의 활용성을 증명했다.

2020 VLSI 심포지아에서 발표된 인텔 연구 논문은 아래와 같다.

• 미래의 컴퓨팅: 데이터 트랜스포메이션이 어떻게 VLSI를 바꾸었는가
• 10 나노 CMOS에서 고성능 그래픽 및 AI 프로세서를 위한 낮은 클럭 전력 디지털 스탠다드 셀 IP
• 동적 전류 스티어링 기능을 갖춘 멀티 코어 SoC 용 RPDN(자율적 재구성 전력 공급 네트워크)
• 3D 모놀리식 이기종 통합으로 구현한 300mm Si(111) 상의 GaN 및 Si 트랜지스터
• 10나노 핀펫(FinFET) CMOS에서 낮은 Vmin, 소음 저항성, 고밀도, 1R1W 8T-비트셀 SRAM을 위한 낮은 스윙 및 다중 칼럼 비트라인 기법
• 튜닝 가능한 높은 PSRR 및 고효율의 동적 전류 스티어링을 갖춘 듀얼 레일 하이브리드 아날로그 및 디지털 LDO
• 14나노 CMOS에서 435MHz, 600Kops/J의 시큐어(Secure) RSA-4K 공용 키 암호화를 위한 부채널 공격 방지 암호화 프로세서
• 안정성 인식 대립 챌린지(Challenge) 선택을 제공하는 14나노 CMOS에서 0.26% BER, 10^28 모델링 저항성 도전-반응 PUF
• 14나노 CMOS에서 산술적 대응책이 있는 비선형 디지털 로우-드롭아웃 레귤레이터를 이용한 6000배의 주파수-도메인 당 시간 누설 억제 부채널공격(SCA) 저항 AES 엔진
• 중금속 바이레이어 하단 전극을 이용한 SOT-MRAM과 STT 어시스트를 통한 10ns 필드 프리 SOT 스위칭의 CMOS 호환 프로세스 통합
• 게이트 조절된 자체 충돌 쓰기 어시스트를 사용한 10 나노 SRAM 설계로 175mV VMIN을 줄이고 전력 오버헤드를 최소화